Synopsys推出完整的PCI Express 6.0解决方案

最终的PCIe 6.0规范还需要几个月的时间，但是 大约五个月前发布的 最终草案允许芯片设计人员和IP开发人员开始在其产品中实施新技术，因为不会添加或修改任何新功能。本周，Synopsys 推出 了业界首个完整的PCIe 6.0 IP解决方案，该解决方案使芯片创建者可以将新接口集成到使用5纳米制造工艺制造的设计中。

Synopsys用于PCIe 6.0的 DesignWare IP软件包 包括一个控制器(具有Synopsys接口或可选的Arm的AMBA 5/4/3 AXI接口)，物理接口(PHY)和验证IP。Synopsys提供的解决方案允许芯片设计人员将控制器IP和物理接口投入其5纳米设计中，然后使用所提供的验证IP验证一切正常。例如，用于AI的ASIC的设计人员以及HPC应用程序，GPU，SSD控制器和其他需要PCIe 6.0接口可以提供高带宽的带宽敏感应用程序。

多少带宽?通过x16接口在每个方向上最高可达到128 GB / s 。这意味着PCIe 6.0解决方案可以潜在地传输高达256 GB / s的数据。是的，请，我们要两个!

该控制器完全支持每针最高64 GT / s的数据传输速率，而PCIe 5.0为32 GT / s，PCIe 4.0为16 GT / s。它还支持具有四个级别(PAM4)信号，低延迟前向纠错(FEC)，FLIT模式和L0p功耗状态的脉冲幅度调制-PCIe 6.0的所有关键新功能 。最重要的是，Synopsys的DesignWare PCIe 6.0控制器还支持Synopsys自己的自适应DSP算法，该算法可优化模拟和数字均衡，从而在芯片间，转接卡和背板接口之间降低20%的功耗。